网站首页 | 经济学论文 | 证券金融 | 管理学 | 会计审计 | 法学论文 | 医药学论文 | 社会学论文 | 教育论文 | 计算机 | 艺术论文 | 哲学论文 | 财务管理 |
写论文网
  • 民法论文
  • 经济法论文
  • 国际法论文
  • 法学理论论文
  • 司法制度论文
  • 国家法论文
  • 宪法论文
  • 刑法论文
  • 行政法论文
  • 您的位置:写论文网 > 法学论文 > 刑法论文 > 【基于USB2.0的高速同步数据... 正文 2019-12-27 07:25:24

    【基于USB2.0的高速同步数据采集系统设计】 USB2.0

    相关热词搜索:

    基于USB2.0的高速同步数据采集系统设计

    基于USB2.0的高速同步数据采集系统设计 关键词:USB2.0协议 同步数据采集 CY7C68013 可编程控制接口 FIFO USB(Universal Serial Bus)总线是INTEL、 NEC、MICROSOFT、IBM等公司联合提出的一种新的串行总线接口 规范。为了适应高速传输的需要,2000年4月,这些公司在原1.1协议的 基础上制订了USB2.0传输协议,已超过了目前IEEE1394接口40 0Mbps的传输速度,达到了480Mbps。USB总线使用简单,支持即 插即用PnP(Plug And Play),一台主机可串连127个USB 设备。设备与主机之间通过轻便、柔性好的USB线缆连接,最长可达5m,使 设备具有移动性,可自由挂接在具有USB接口的运行在Windows98/ NT平台的PC机上。USB总线已被越来越多的标准外设和用户自定义外设所 使用,如鼠标、键盘、扫描仪、音箱等。

    笔者结合设备检测中数据采集的实际需要,设计了该高速同步数据采集系 统。该系统最多可四路同步采样,单通道采样速度可达620ksps,四通道 同时采样速度可达180ksps。USB接口控制芯片采用Cypress公 司FX2系列中的CY7C68013,通过对其可编程接口控制逻辑的合理设 计和芯片内部FIFO的有效运用,实现了数据的高速连续采样和传输。

    1 基本原理 该采集系统总体框架分三部分:主机(能支持USB2.0协议的PC机)、 内部包含CPU及高速缓存的USB接口控制芯片(CY7C68013)和高 速同步采样芯片(MAX115),如图1所示。其数据传输分两部分:控制信 号传输和采集数据传输。控制信号方向为由主机到外设,由外设CPU控制,数 据量较小;
    采集到的数据由外设到主机,数据量较大。为了保证较高的传输速度, 不经过CPU。系统基本操作过程为:主机给外设一个采样控制信号,FX2根 据该信号向A/D转换器送出相应控制信号,即采样模式控制字;
    之后由A/D 转换器自主控制转换,并将各通道采样数据存入其片内缓存。一旦转换完成,由 A/D的完成位向FX2的可编程控制接口发读采样结果信号;
    然后由可编程接 口的控制逻辑依次将各通道采样结果从A/D的缓存读入FX2的内部FIF O。当FIFO容量达到指定程度后,自动将数据打包传送给USB总线。期间 所有操作不需要CPU的干预。采样过程中接口控制逻辑依次取走批量数据,在 打包传送时A/D仍持续转换,内部FIFO也持续写入转换结果。只要内部FIFO写指针和读指针位置相差达到指定的值就立即取走数据。从而保证了同步 连续高速采集的可靠性。

    2 硬件部分 2.1 芯片介绍 CY7C68013属于Cypress公司的FX2系列产品,它提供 了对USB2.0的完整解决方案。该芯片包括带8KB片内RAM的高速CP U、16位并行地址总线+8位数据总线、I2C总线、4KB FIFO存储 器以及通用可编程接口(GPIF)、串行接口引擎(SIE)和USB2.0 收发器。在代码的编写上,与8051系列单片机兼容,且速度是标准8051 的3~5倍。

    CY7C68013与外设有两种接口方式:可编程接口GPIF和Sl ave FIFOs。

    可编程接口GPIF是主机方式,可以由软件设置读写控制波形,灵活性 很大,几乎可以对任何8/16 bit接口的控制器、存储器和总线进行数据 的主动读写,使用非常灵活。Slave FIFOs方式是从机方式,外部控 制器可象对普通FIFO一样对FX2的多层缓冲FIFO进行读写。FX2的 Slave FIFOs工作方式可设为同步或异步;
    工作时钟为内部产生或外 部输入可选;
    其它控制信号也可灵活地设置为高有效或低有效。笔者在设计中采 用主机方式。

    MAX115是美信公司的高速多通道同步采样芯片。含有两组4路同步 通道,共8个输入端。采样精度为12位,采样模式由采样控制字决定,可灵活 地在两组中的1~4个通道间选择。采样时,各通道转换结果先存入其内部相对 应的4个12bit存储单元,各通道都转换完后再一起取走。

    2.2 电路原理及设计 考虑CY7C68013与MAX115接口时,采样模式不同,控制波 形有所差别,笔者选择主机方式即可编程控制接口(GPIF)。

    GPIF是FX2端点FIFO的内部控制器。在这种方式下,接口内核 可产生6个控制输出端(CTL0~CTL5)和9根线的地址(GADR[8:0])输出,同时可以接收6个外部输入(RDY0~RDY5)和2个内部输入。

    FX2有4个波形描述符控制各个状态。这些波形描述符可以动态地配置给任何 一个端点FIFO。例如,一个波形描述符可以配置为写FIFO,而另一个配 置为读FIFO。FX2的固件程序可以把这些描述符配置给四个FIFO中的 任意一个,配置后,GPIF将依据波形描述符产生相应的控制逻辑和握手信号 给外界接口,满足向FIFO读写数据的需要。GPIF的数据总线既可以是单 字节宽(8位FD[7:0])也可以是双字节宽(16位FD[15:0])。每个波 形描述符包含了S0~S6 七个有效状态和一个空闲状态。在每个有效状态对 应的时间段里,经过预先设置,GPIF可以做以下几件事情:(1)驱动(使 为高或低)或悬浮6个输出控制端;
    (2)采样或驱动FIFO的数据总线;
    (3) 增加GPIF地址总线的值;
    (4)增加指向当前FIFO指针的值;
    (5)启 动GPFIWF(波形描述符)中断。除此之外,在每个状态,GPIF可以对以 下几个信号中任意两个进行采样,它们是:(1)RDYX输入端;
    (2)FI FO状态标志位;
    (3)内部RDY标志位;
    (4)传输计数中止标志位。把其 中两个信号相与、相或或者相异或,根据结果跳转到其它任意一个状态或延迟1 ~256个IFCLK时钟周期。当然也可以根据输入端的信号进行跳转或延迟。

    GPIF波形描述符通常用Cepress公司的GPIF工具(GPIFTO OL)进行配置。它是一个可运行于Windows平台的应用程序,与FX2 的开发包一起发布。

    在这种方式下,所有的读写及控制逻辑通过CY7C68013 的GPI F以软件编程的方式实现,且控制逻辑的变换方便灵活(只需要改变接口的一个 配置寄存器的值)。电路连接如图2所示。

    本数据采集系统只用到了两个输出控制CTL0、CTL1和一个外部输 入RDY0,它们分别接MAX115的CONVST#、WR#和INT#。

    数据总线用双字节,其中FD0~FD11接MAX115的数据输入端D0~ D11,FD12和FD13接控制字输入端的A2和A3,FD0和FD1复 用做控制字输入端的A0和A1。MAX115的采样基准时钟由FX2的输出 时钟经三分频得到,为16MHz。对应四种数据传输方式(八种不同的采样模 式),GPIF的控制及握手信号波形有所不同。四通道同步采样的时序图如图 3所示。

    在第一个判决点,若采样数据已准备就绪,MAX115传给GPIF一 个负脉冲信号RDY0;
    根据此信号,波形按顺序转入2、3、4、5状态,使指向内部FIFO的指针在每个时钟上升沿加1,依次读取四个数据,取完数据 后利用CTL0的上升沿启动下一次采样。若在状态1时没有出现负脉冲,则直 接跳转到状态6,之后重复执行此波形描述符。

    三通道同步采样时,读取数据的状态只需要持续三次。其它采样模式控制 波形的设计依此类推。

    2.3 固件程序设计 3 用户程序和驱动程序 3.1 驱动程序的编写

    • 范文大全
    • 教案
    • 优秀作文
    • 教师范文
    • 综合阅读
    • 读后感
    • 说说
    【基于USB2.0的高速同步数据采集系统设计】 USB2.0》由(写论文网)整理提供,版权归原作者、原出处所有。
    Copyright © 2019 写论文网 All Rights Reserved.