相关热词搜索：
抗辐射加固微电子论文
抗辐射加固微电子论文 １引言 预计在未来１０到２０年，微电子器件抗辐射加固的重点发展技术是：抗 辐射加固新技术和新方法研究；新材料和先进器件结构辐射效应；
多器件相互作 用模型和模拟研究；
理解和研究复杂３－Ｄ结构、系统封装的抗辐射加固；
开发 能够降低测试要求的先进模拟技术；
开发应用加固设计的各种技术。本文分析研 究了微电子器件抗辐射加固设计技术和工艺制造技术的发展态势。
２辐射效应和损伤机理研究 微电子器件中的数字和模拟集成电路的辐射效应一般分为总剂量效应（Ｔ ＩＤ）、单粒子效应（ＳＥＥ）和剂量率（ＤｏｅｓＲａｔｅ）效应。总剂量效 应源于由γ光子、质子和中子照射所引发的氧化层电荷陷阱或位移破坏，包括漏 电流增加、ＭＯＳＦＥＴ阈值漂移，以及双极晶体管的增益衰减。ＳＥＥ是由辐 射环境中的高能粒子（质子、中子、α粒子和其他重离子）轰击微电子电路的敏 感区引发的。在ｐ－ｎ结两端产生电荷的单粒子效应，可引发软误差、电路闭锁 或元件烧毁。ＳＥＥ中的单粒子翻转（ＳＥＵ）会导致电路节点的逻辑状态发生 翻转。剂量率效应是由甚高速率的γ或Ｘ射线，在极短时间内作用于电路，并在 整个电路内产生光电流引发的，可导致闭锁、烧毁和轨电压坍塌等破坏［１］。
辐射效应和损伤机理研究是抗辐射加固技术的基础，航空航天应用的ＳｉＧｅ， ＩｎＰ，集成光电子等高速高性能新型器件的辐射效应和损伤机理是研究重点。
研究新型器件的辐射效应和损伤机理的重要作用是：１）对新的微电子技术和光 电子技术进行分析评价，推动其应用到航空航天等任务中；
２）研究辐射环境应 用技术的指导方法学；
３）研究抗辐射保证问题，以增加系统可靠性，减少成本， 简化供应渠道。研究的目的是保证带宽／速度不断提升的微电子和光（如光纤数 据链接）电子电路在辐射环境中可靠地工作。图１所示为辐射效应和损伤机理的 重点研究对象。研究领域可分为：１）新微电子器件辐射效应和损伤机理；
２） 先进微电子技术辐射评估；
３）航空航天抗辐射保障；
４）光电子器件的辐射效 应和损伤机理；
５）辐射测试、放射量测定及相关问题；
６）飞行工程和异常数 据分析；
７）提供及时的前期工程支持；
８）航空辐射效应评估；
９）辐射数据 维护和传送。
３抗辐射加固设计技术３．１抗辐射加固系统设计方法 开展抗辐射加固设计需要一个完整的设计和验证体系，包括技术支持开发、 建立空间环境模型及环境监视系统、具备系统设计概念和在轨实验的数据库等。
图２所示为空间抗辐射加固设计的验证体系。本文讨论的设计技术范围主要是关 于系统、结构、电路、器件级的设计技术。可以通过图２所示设计体系进行抗辐 射加固设计：１）采用多级别冗余的方法减轻辐射破坏，这些级别分为元件级、 板级、系统级和飞行器级。２）采用冗余或加倍结构元件（如三模块冗余）的逻 辑电路设计方法，即投票电路根据最少两位的投票确定输出逻辑。３）采用电路 设计和版图设计以减轻电离辐射破坏的方法。即采用隔离、补偿或校正、去耦等 电路技术，以及掺杂阱和隔离槽芯片布局设计；
４）加入误差检测和校正电路， 或者自修复和自重构功能；
５）器件间距和去耦。这些加固设计器件可以采用专 用工艺，也可采用标准工艺制造。
３．２加固模拟／混合信号ＩＰ技术 最近的发展趋势表明，为了提高卫星的智能水平和降低成本，推动了模拟 和混合信号ＩＰ需求不断增加［２］。抗辐射加固模拟ＩＰ的数量也不断增加。
其混合信号ＩＰ也是相似的，在高、低压中均有应用，只是需在不同的代工厂加 工。比利时ＩＭＥＣ，ＩＣｓｅｎｓｅ等公司在设计抗辐射加固方案中提供了大 量的模拟ＩＰ内容。模拟ＩＰ包括抗辐射加固的ＰＬＬ和Ａ／Ｄ转换器模块，正 逐步向软件控制型混合信号ＳｏＣＡＳＩＣ方向发展。该抗辐射加固库基于ＸＦ ａｂ公司１８０ｎｍ工艺，与台积电１８０ｎｍ设计加固ＩＰ库参数相当。ＴＩ Ｄ加固水平可以达到１ｋＧｙ，并且对单粒子闭锁和漏电流增加都可以进行有效 加固。
３．３ＳｉＧｅ加固设计技术 ＳｉＧｅＨＢＴ晶体管在空间应用并作模拟器件时，对总剂量辐射效应具 有较为充分和固有的鲁棒性，具备大部分空间应用（如卫星）所要求的总剂量和 位移效应的耐受能力［３］。目前，ＳｉＧｅＢｉＣＭＯＳ设计加固的热点主要 集中在数字逻辑电路上。ＳＥＥ／ＳＥＵ会对ＳｉＧｅＨＢＴ数字逻辑电路造成 较大破坏。因此，这方面的抗加设计技术发展较快。对先进ＳｉＧｅＢｉＣＭＯ Ｓ工艺的逻辑电路进行ＳＥＥ／ＳＥＵ加固时，在器件级，可采用特殊的Ｃ－Ｂ －ＥＳｉＧｅＨＢＴ器件、反模级联结构器件、适当的版图结构设计等来进行Ｓ ＥＥ／ＳＥＵ加固。在电路级，可使用双交替、栅反馈和三模冗余等方法进行加固设计。三模冗余法除了在电路级上应用外，还可作为一种系统级加固方法使用。
各种抗辐射设计获得的加固效果各不相同。例如，移相器使用器件级和电路级并 用的加固设计方案，经过ＬＥＴ值为７５ＭｅＶｃｍ２／ｍｇ的重粒子试验和标 准位误差试验后，结果显示，该移相器整体抗ＳＥＵ能力得到有效提高，对ＳＥ Ｕ具有明显的免疫力。
４抗辐射加固工艺技术 目前，加固专用工艺线仍然是战略级加固的强有力工具，将来会越来越多 地与加固设计结合使用。因为抗辐射加固工艺技术具有非常高的专业化属性和高 复杂性，因此只有少数几个厂家能够掌握该项技术。例如，单粒子加固的ＳＯＩ 工艺和ＳＯＳ工艺，总剂量加固的小几何尺寸ＣＭＯＳ工艺，ＩＢＭ的４５ｎｍ ＳＯＩ工艺，Ｈｏｎｅｙｗｅ１ｌ的５０ｎｍ工艺，以及ＢＡＥ外延ＣＭＯＳ工 艺等。主要的抗辐射加固产品供应商之一Ａｔｍｅｌ于２００６年左右达到０． １８μｍ技术节点，上一期的工艺节点为３μｍ。Ａｔｍｅｌ的ＲＴＣＭＯＳ，Ｒ ＴＰＣＭＯＳ，ＲＨＣＭＯＳ抗辐射加固专用工艺不需改变设计和版图，只用工 艺加固即可制造出满足抗辐射要求的军用集成电路。０．１８μｍ是Ａｔｍｅｌ 当前主要的抗辐射加固工艺，目前正在开发０．１５μｍ技术，下一步将发展９ ０ｎｍ和６５ｎｍ工艺。Ａｔｍｅｌ采用０．１８μｍ专用工艺制造的ＩＣ有加 固ＡＳＩＣ、加固通信ＩＣ、加固ＦＰＧＡ、加固存储器、加固处理器等，如图 ３所示。
５重点发展技术态势 ５．１美国的抗辐射加固技术 ５．１．１加固设计重点技术 美国商务部２００９年国防工业评估报告《美国集成电路设计和制造能 力》，详细地研究了美国抗辐射加固设计和制造能力［４］。拥有抗辐射加固制 造能力的美国厂商同时拥有抗单粒子效应、辐射容错、抗辐射加固和中子加固的 设计能力。其中，拥有抗单粒子效应能力的１８家、辐射容错１４家、辐射加固 １０家，中子加固９家。ＩＤＭ公司是抗辐射加固设计的主力军，２００６年就 已达到从１０μｍ到６５ｎｍ的１５个技术节点的产品设计能力。１５家公司具 备１０μｍ～１μｍ的设计能力，２２家公司具备１μｍ～２５０ｎｍ的设计能力， ２４家公司具备２５０ｎｍ～６５ｎｍ设计能力，７家公司的技术节点在６５ｎｍ以下，如图５所示。纯设计公司的抗辐射加固设计能力较弱。美国ＩＤＭ在设 计抗辐射产品时所用的材料包括体硅、ＳＯＩ，ＳｉＧｅ等Ｓｉ标准材料，和蓝 宝石上硅、ＳｉＣ，ＧａＮ，ＧａＡｓ，ＩｎＰ，锑化物、非结晶硅等非标准材 料两大类。标准材料中使用体硅的有２３家，使用ＳＯＩ的有１３家，使用Ｓｉ Ｇｅ的有１０家。使用非标准材料的公司数量在明显下降。非标材料中，ＧａＮ 是热点，有７家公司（４个小规模公司和３个中等规模公司）在开发。ＳｉＣ则 最弱，只有两家中小公司在研发。没有大制造公司从事非标材料的开发。
５．１．２重点工艺和制造能力 美国有５１家公司从事辐射容错、辐射加固、中子加固、单粒子瞬态加固 ＩＣ产品研制。其中抗单粒子效应１６家，辐射容错１５家，抗辐射加固１２家， 中子加固８家。制造公司加固ＩＣ工艺节点从１０μｍ到３２ｎｍ。使用的材料 有标准Ｓｉ材料和非标准两大类。前一类有体硅、ＳＯＩ和ＳｉＧｅ，非标准材 料则包括蓝宝石上硅，ＳｉＣ，ＧａＮ，ＧａＡｓ，ＩｎＰ，锑化物和非晶硅（ａ ｍｏｒｐｈｏｕｓ）。晶圆的尺寸有５０，１００，１５０，２００，３００ｍ ｍ这几类。抗辐射加固产品制造可分为专用集成电路（ＡＳＩＣ）、栅阵列、存 储器和其他产品。ＡＳＩＣ制造能力最为强大，定制ＡＳＩＣ的厂商达到２１家， 标准ＡＳＩＣ达到１３家，结构化ＡＳＩＣ有１２家。栅阵列有：现场可编程阵 列（ＦＰＧＡ）、掩膜现场可编程阵列（ＭＰＧＡ）、一次性现场可编程阵列（Ｅ ＰＧＡ），共１９家。ＲＦ／模拟／混合信号ＩＣ制造商达到１８家，制造处理 器／协处理器有１１家。５．１．３ＲＦ和混合信号ＳｉＧｅＢｉＣＭＯＳ据美 国航空航天局（ＮＡＳＡ），ＳｉＧｅ技术发展的下一目标是深空极端环境应用 的技术和产品，例如月球表面应用。这主要包括抗多种辐射和辐射免疫能力。例 如，器件在＋１２０℃～－１８０℃温度范围内正常工作的能力。具有更多的Ｓ ｉＧｅ模拟／混合信号产品，微波／毫米波混合信号集成电路。系统能够取消各 种屏蔽和专用电缆，以减小重量和体积。德国ＩＨＰ公司为空间应用提供高性能 的２５０ｎｍＳｉＧｅＢｉＣＭＯＳ工艺ＳＧＢ２５ＲＨ［５］，其工作频率达 到２０ＧＨｚ。包括专用抗辐射加固库辐射试验、ＡＳＩＣ开发和可用ＩＰ。采 用ＳＧＢ１３ＲＨ加固的１３０ｎｍＳｉＧｅＢｉＣＭＯＳ工艺可达到２５０ ＧＨｚ／３００ＧＨｚ的ｆｔ／ｆｍａｘ。采用该技术，可实现ＳｉＧｅＢｉＣ ＭＯＳ抗辐射加固库。
５．２混合信号的抗辐射加固设计技术 如果半导体发展趋势不发生变化，则当ＩＣ特征尺寸向９０ｎｍ及更小尺寸发展时，混合信号加固设计技术的重要性就会增加［６］。设计加固可以使用 商用工艺，与特征尺寸落后于商用工艺的专用工艺相比，能够在更小的芯片面积 上提高ＩＣ速度和优化ＩＣ性能。此外，设计加固能够帮助设计者扩大减小单粒 子效应的可选技术范围。在２０～３０年长的时期内，加固设计方法学的未来并 不十分清晰。最终数字元件将缩小到分子或原子的尺度。单个的质子、中子或粒 子碰撞导致的后果可能不是退化，而是整个晶体管或子电路毁坏。除了引入新的 屏蔽和／或封装技术，一些复杂数字电路还需要具备一些动态的自修复和自重构 功能。此外，提高产量和防止工作失效的力量或许会推动商用制造商在解决这些 问题方面起到引领的作用。当前，没有迹象表明模拟和ＲＦ电路会最终使用与数 字电路相同的元件和工艺。因此，加固混合信号电路设计者需要在模拟和数字两 个完全不同的方向开展工作，即需要同时使用两种基本不同的ＩＣ技术，并应用 两种基本不同的加固设计方法。
６结束语 微电子器件抗辐射加固是军用微电子技术争夺的焦点之一。对微电子、光 电子器件辐射效应和损伤机理的研究是抗辐射加固技术的基础。ＣＭＯＳ，ＳＯ Ｉ，ＳｉＧｅ，ＩｎＰ，集成光电子等高速高性能新型器件的辐射效应和损伤机 理的研究是基础研究的热点。为了保证战略级加固能力，美国等国家保留了相当 数量的专用抗辐射加固设计、工艺和制造能力。同时，也在开发采用标准商用工 艺线的加固设计技术（ＲＨＢＤ），这是快速发展的热点技术之一。建立一个完 善的设计和验证体系是抗辐射加固设计的基础设施和体制保障。在技术趋势方面， 亚微米ＣＭＯＳ，ＳＯＩ，ＳｉＧｅ微电子器件、电路、系统的抗固设计和工艺 技术是信号处理集成电路的重点发展方向。蓝宝石上硅，ＳｉＣ，ＧａＮ，Ｇａ Ａｓ，ＩｎＰ，锑化物和非晶硅等非标准材料也是某些特定应用的重点发展技术。
作者：王健安 谢家志 赖凡 工作单位：中国电子科技集团公司第二十四 研究所
