相关热词搜索：
一种基于软件无线电的通用调制器的设计和实现
一种基于软件无线电的通用调制器的设计和实现 关键词：软件无线电 调制器 数字上变频器 上世纪９０年代发展起来的软件无线电ＳＤＲ（Ｓｏｆｔｗａｒｅ Ｒａ ｄｉｏ／Ｓｏｆｔｗａｒｅ－Ｄｅｆｉｎｅｄ Ｒａｄｉｏ）的基本思想是：构 造一个具有开放性、标准化、模块化的通用硬件平台，将各种功能用软件完成。这是一种全新的思想，它一经提出就受到了广泛的重视。但是，到目前为止，各 国对软件无线电的研究还非常有限。由于软件无线电实现的前提是高度数字化， 而现阶段的器件水平还不能达到要求，同时软件无线电的设计还缺乏统一标准， 因而只能利用软件无线电的思想，根据系统要求，对其结构适当调整，进行系统 设计。
本文采用可编程器件和专用器件相结合的设计方法和分层的设计思想，给 出了一种基于软件无线电的通用调制器的设计和实现方法，并给出了系统的测试 结果。
１ 总体设计方案 １．１ 总体方案框图 通用调制器总体方案框图如图１所示。
系统使用的主要器件有四个：通用ＤＳＰ、可编程逻辑器件（ＦＰＧＡ）、 可编程数字上变频器和Ｄ／Ａ变换器。其中的两个主要芯片：通用ＤＳＰ和ＦＰ ＧＡ均为通用可编程器件。这样，在系统设计时，存在着通用器件的功能定义问 题。为了使系统的功能在器件之间进行合理的分配，充分、有效地利用芯片资源， 并使系统设计简单、清晰，在软件无线电体系结构的基础上采用了分层的设计方 法，将系统的结构分为三层：接口层、配置层和处理层。
（１）接口层 接口层用来与外界通信，控制整个系统的工作模式。接口采用ＤＳＰ的主 机并口（ＨＰＩ）。图１所示的外部控制器为ＰＣ机，即ＰＣ机的并口与ＤＳＰ 的ＨＰＩ口相连并通信，将系统工作模式的控制参数传递给ＤＳＰ。需要指出：
任意带并口通信方式的器件或仪器均可代替ＰＣ机，控制系统的工作模式。（２）配置层 配置层用来给处理层配置参数，由通用ＤＳＰ完成。ＤＳＰ根据其主机并 口接收到的控制参数调用相应的程序，计算出配置层所需要的各个参数值，并产 生相应的时序信号，将计算结果配置给可编程器件ＦＰＧＡ和 数字上变频器。
（３）处理层 处理层由ＦＰＧＡ、数字上变频器和Ｄ／Ａ转换器组成。当ＦＰＧＡ和数 字上变频器的参数配置完后，处理层脱离配置层单独工作。由ＦＰＧＡ产生对应 特定比特流、特定调制方式的Ｉ、Ｑ信号，并产生特定的时序信号将Ｉ、Ｑ信号 写入数字上变频器完成调制过程，再由Ｄ／Ａ转换器将数字信号变为模拟已调信 号输出。
１．２ 系统的工作过程 系统的工作过程和图２所示。
系统的初始状态是ＤＳＰ等待主机接口（ＨＰＩ）中断。当ＤＳＰ接收到 主机接口中断后，调用中断程序。这个中断程序将使ＤＳＰ执行以下几步：
（１）首先将ＤＳＰ的ＸＦ脚置高，这个信号变低可以使处理层退出工作 状态，进入参数配置状态，同时放弃总线，并使ＤＳＰ获得总线控制权；
（２）ＤＳＰ从主机并口接收控制系统工作模式的有关参数；
（３）ＤＳＰ计算处理层需要的各项参数；
（４）ＤＳＰ将参数写入处理层相应的地址；
（５）ＤＳＰ将ＸＦ脚置低，放弃总线控制权，并使处理层接管总线，进 入工作状态。
（６）ＤＳＰ重新进入等待主机接口中断状态。系统随时可以根据需要改 变工作模式，重新配置参数。
２ 硬件实现系统的硬件结构比较简单，与总体方案框图的结构基本相同。主要器件 有：ＴＩ公司的ＤＳＰ芯片ＴＭＳ３２０ＶＣ５４０２、ＡＬＴＥＲＡ公司的Ｆ ＰＧＡ芯片ＥＰＦ１０Ｋ３０ＲＣ２４０、ＨＡＲＲＩＳ公司的数字上变频器Ｈ ＳＰ５０２１５和Ｄ／Ａ转换器ＨＩ５７４１。
２．１ 接口设计 本设计充分考虑了系统与外界接口的设计熏使系统具有很好的开放性和 灵活性。
ＴＭＳ３２０ＶＣ５４０２的８－ｂｉｔ并行主机接口包含了许多控制 信号线，使得它可以通过两个触发器与２５针的并口直接相连。外部的设备或器 件可以通过这个并口方便地控制系统的工作模式和状态。
在ＥＰＦ１０Ｋ３０的内部逻辑设计中，有一个随机比特流产生模块，在 这个模块中也设计了比特流信号的输入接口，使系统既可以对自身产生的比特流 进行调制，也可以对外部输入的比特流进行调制。
另外，在ＥＰＦ１０Ｋ３０和ＨＳＰ５０２１５的参考时钟输入引脚也设 计了外部接口，通过这些接口可以用外部时钟信号方便地控制系统工作的参考时 钟，适应用户的需求。
２．２ 总线控制 总线控制包括两个方面：总线的电平转换和总线控制权交接。
由于ＨＳＰ５０２１５和ＥＰＦ１０Ｋ３０均为＋５Ｖ ＴＴＬ器件，而 ＴＭＳ３２０ＶＣ５４０２的管脚为＋３Ｖ ＴＴＬ电平，因而需要进行电平转 换。所使用的芯片为带三态输出的电平转换芯片ＳＮ７４ＬＳ１６２４４和ＳＮ ７４ＬＳ１６２４５。前者为单向芯片，用于地址总线；
后者为双向芯片，用于 数据总线。
从图１可以看出，系统某些信号线存在着复用的问题。这些信号线包括：
ＨＳＰ５０２１５的数据、地址总线和写控制信号线ＷＲ。它们同时与ＤＳＰ和 ＦＰＧＡ的相应信号线相连，因此必须要处理好总线冲突问题。图３为总线控制 电路设计。由图３可以看到，ＤＳＰ的ＸＦ、ＨＯＬＤＡ和ＨＯＬＤ信号作为握手信 号与ＥＰＦ１０Ｋ３０中的总线控制模块相连。其中ＸＦ是ＴＭＳ３２０ＶＣ５ ４０２的外部标志信号，可以用指令“ＳＳＢＸ ＸＦ”或“ＲＳＢＸ ＸＦ”将其置 高或置低。当ＤＳＰ放弃总线时，将ＸＦ置低，此时ＦＰＧＡ将ＨＯＬＤ置低， 使ＤＳＰ进入ＨＯＬＤ状态，当ＨＯＬＤＡ也变低后，ＦＰＧＡ占用总线。当Ｄ ＳＰ要回总线时，将ＸＦ置高，此时ＦＰＧＡ立即放弃总线，同时将ＨＯＬＤ脚 置高，使ＤＳＰ退出ＨＯＬＤ状态。另外，ＤＳＰ的ＨＯＬＤ信号的非信号与总 线电平转换芯片的使能信号相连。这样可以保证不存在总线冲突问题。ＨＳＰ５ ０２１５的写控制信号ＷＲ也做类似的处理。
３ 软件设计 系统的软件设计包括两大部分：ＦＰＧＡ的内部逻辑和控制设计以及系统 的参数计算和配置。ＦＰＧＡ的内部设计主要完成从基带比特流信号产生一直到 对应不同调制方式、不同信息比特、不同码速率的Ｉ、Ｑ信号的产生，另外还包 括总线控制逻辑和片选信号产生等。
系统的参数包括三个部分：传送到ＤＳＰ的ＨＰＩ口的系统工作模式控制 参数、ＦＰＧＡ的内部参数、数字上变频器的参数。系统的参数结构可以用图４ 表示。
系统的工作模式控制参数主要有如下三个：调制方式、基带比特流速率和 载波频率。这三个参数由外部控制器通过并口传递给ＤＳＰ的ＨＰＩ口。它们处 在最顶层，是确定下层各个参数的基本依据。
ＦＰＧＡ内部参数也有三个：基带比特流速率与ＦＰＧＡ参考时钟频率的 比值、基带比特流串并转换的位数和ＩＱ信号在查找表中的起始地址。这三个参 数分别由基带比特流速率和调制方式决定。
成形滤波器参数对于根升余弦或升余弦滤波器而言也有如下三个：滚将系 数α、内插倍数ＩＰ和跨越的码元周期数目ＤＳ。这三个参数是中间参数，它们 并不会直接配置到数字上变频器中，而是计算成形滤波器系数的参数。根据系统 的工作模式控制参数，可以确定最佳的成形滤波器参数。
数字上变频器参数，即ＨＳＰ５０２１５的内部参数，数目比较多，包括：
重采样频率高、低位控制字；
载波频率高、低位控制字；
调制方式控制字；
增益控制字；
ＦＩＦＯ深度控制字；
成形滤波多项式控制字（包括ＤＳ和ＩＰ）；
复 位控制字；
同步启动控制字以及Ｉ、Ｑ两路各２５６个成形滤波器系数。总共需 要配置的参数为５２２个。这些参数分别根据系统的工作模式参数和成形滤波器 参数确定。
正确计算出上述各个参数，并正确地配置到芯片ＥＰＦ１０Ｋ３０和ＨＳ Ｐ５０２１５内部，就可以得到正确的已调信号。
４ 测量结果 本次实验用实时频谱分析仪ＴＥＫ３０８６对系统所产生的各种已调信 号进行了观测，图５给出部分观测结果，包括ＢＰＳＫ、ＱＰＳＫ、８ＰＳＫ和 ＧＭＳＫ。
图５中各种已调信号的基带Ｉ、Ｑ信号的符号速率均为５ｋｓｐｓ，载波 频率均为１ＭＨｚ。每个图中又包含四个小图。左上角为中频信号的频谱图；
右 上角为星座图；
左下角为Ｉ路信号的眼图；
右下角为Ｑ路信号的眼图。眼图的张 开度以及星座图中各个矢量点的离散程度（矢量幅度误差的大小），表明了系统 码间干扰和噪声的大小，也是衡量调制器性能的两个重要参数。图５（ａ）、（ｂ）、 （ｃ）采用根升余弦成形滤波器，内插倍数ＩＰ＝１６，跨越的码元周期数目Ｄ Ｓ＝４，滚降系数分别为：０．５、０．７和０．７。图５（ｄ）采用高斯成形 滤波器，ＩＰ＝１６，ＤＳ＝５，ＢＴ＝０．３。比较这四个图可知：ＢＰＳＫ 和ＧＭＳＫ已调信号的眼图张开度最大，矢量幅度误差最小，信号性能最好，Ｑ ＰＳＫ信号次之，８ＰＳＫ信号眼图张开度最小，矢量幅度误差最大，与理论分 析一致。从测量的结果来看，系统具有较好的性能，有一定的实用价值。
实验证明这种基于软件无线电的多功能调制器的总体方案以及内部的软、 硬件设计是正确和可行的，系统具有良好的开放性、通用性和可扩展性，得到的 已调信号性能良好。
根据系统的工作模式要求，计算出最优的处理层参数，就会得到性能最佳 的已调信号。此外，如果在Ｄ／Ａ后面再加一级放大电路，增大信号的发射功率， 输出的已调信号会有更好的性能。
