微电子封装技术论文范文:微电子封装技术

相关热词搜索：

微电子封装技术论文范文

【关键词】微电子技术;封装 1.微电子封装的发展历程 IC 封装的引线和安装类型有很多种，按封装安装到电路板上的方式 可分为通孔插入式(TH)和表面安装式(SM)，或按引线在封装上的具体排列分为成 列、四边引出或面阵排列。微电子封装的发展历程可分为三个阶段：
第一阶段：上世纪70 年代以插装型封装为主，70 年代末期发展起来 的双列直插封装技术(DIP)。

第二阶段：上世纪80 年代早期引入了表面安装(SM)封装。比较成熟 的类型有模塑封装的小外形(SO)和PLCC 型封装、模压陶瓷中的CERQUAD、层 压陶瓷中的无引线式载体(LLCC)和有引线片式载体(LDCC)。PLCC，CERQUAD， LLCC和LDCC都是四周排列类封装， 其引线排列在封装的所有四边。

第三阶段：上世纪90 年代， 随着集成技术的进步、设备的改进和深 亚微米技术的使用，LSI，VLSI，ULSI相继出现， 对集成电路封装要求更加严 格，I/O引脚数急剧增加， 功耗也随之增大， 因此， 集成电路封装从四边引线 型向平面阵列型发展，出现了球栅阵列封装(BGA)，并很快成为主流产品。

2.新型微电子封装技术 2.1焊球阵列封装(BGA) 阵列封装(BGA)是世界上九十年代初发展起来的一种新型封装。BGA封装的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点 是：I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提高了组 装成品率;虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善 它的电热性能;厚度和重量都较以前的封装技术有所减少;寄生参数减小，信号传 输延迟小，使用频率大大提高;组装可用共面焊接，可靠性高。

这种BGA的突出的优点：①电性能更好：BGA用焊球代替引线，引 出路径短，减少了引脚延迟、电阻、电容和电感;②封装密度更高;由于焊球是整 个平面排列，因此对于同样面积，引脚数更高。例如边长为31mm的BGA，当焊 球节距为1mm时有900只引脚，相比之下，边长为32mm，引脚节距为0.5mm的 QFP只有208只引脚;③BGA的节距为1.5mm、1.27mm、1.0mm、0.8mm、0.65mm 和0.5mm，与现有的表面安装工艺和设备完全相容，安装更可靠;④由于焊料熔化 时的表面张力具有"自对准"效应，避免了传统封装引线变形的损失，大大提高了 组装成品率;⑤BGA引脚牢固，转运方便;⑥焊球引出形式同样适用于多芯片组件 和系统封装。因此，BGA得到爆炸性的发展。BGA因基板材料不同而有塑料焊 球阵列封装(PBGA)，陶瓷焊球阵列封装(CBGA)，载带焊球阵列封装(TBGA)， 带散热器焊球阵列封装(EBGA)，金属焊球阵列封装(MBGA)，还有倒装芯片焊球 阵列封装(FCBGA)。PQFP可应用于表面安装，这是它的主要优点。但是当PQFP 的引线节距达到0.5mm时，它的组装技术的复杂性将会增加。在引线数大于200 条以上和封装体尺寸超过28mm见方的应用中，BGA封装取代PQFP是必然的。在 以上几类BGA封装中，FCBGA最有希望成为发展最快的BGA封装。FCBGA除了 具有BGA的所有优点以外，还具有：①热性能优良，芯片背面可安装散热器;② 可靠性高，由于芯片下填料的作用，使FCBGA抗疲劳寿命大大增强;③可返修性 强。

2.2 芯片尺寸封装(CSP) CSP(Chip Scale Package)封装，是芯片级封装的意思。CSP封装最新 一代的内存芯片封装技术，其技术性能又有了新的提升。CSP封CSP封装装可以 让芯片面积与封装面积之比超过1:1.14，已经相当接近1:1的理想情况，绝对尺寸 也仅有32平方毫米，约为普通的BGA的1/3，仅仅相当于TSOP内存芯片面积的1/6。

与BGA封装相比，同等空间下CSP封装可以将存储容量提高三倍。

芯片尺寸封装(CSP)和BGA是同一时代的产物，是整机小型化、便携 化的结果。美国JEDEC给CSP的定义是：LSI芯片封装面积小于或等于LSI芯片面 积120%的封装称为CSP。由于许多CSP采用BGA的形式，所以最近两年封装界权威人士认为，焊球节距大于等于lmm的为BGA，小于lmm的为CSP。由于CSP具 有更突出的优点：①近似芯片尺寸的超小型封装;②保护裸芯片;③电、热性优良;
④封装密度高;⑤便于测试和老化;⑥便于焊接、安装和修整更换。

一般地CSP，都是将圆片切割成单个IC芯片后再实施后道封装的，而 WLCSP则不同，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成 的，最后将圆片直接切割成分离的独立器件。CSP封装内存芯片的中心引脚形式 有效地缩短了信号的传导距离，其衰减随之减少，芯片的抗干扰、抗噪性能也能 得到大幅提升。CSP技术是在电子产品的更新换代时提出来的，它的目的是在使 用大芯片(芯片功能更多，性能更好，芯片更复杂)替代以前的小芯片时，其封装 体占用印刷板的面积保持不变或更小。

WLCSP所涉及的关键技术除了前工序所必须的金属淀积技术、光刻 技术、蚀刻技术等以外，还包括重新布线(RDL)技术和凸点制作技术。通常芯片 上的引出端焊盘是排到在管芯周边的方形铝层，为了使WLP适应了SMT二级封 装较宽的焊盘节距，需将这些焊盘重新分布，使这些焊盘由芯片周边排列改为芯 片有源面上阵列排布，这就需要重新布线(RDL)技术。

3.微电子封装技术的发展趋势 微电子封装技术是90年代以来在半导体集成电路技术、混合集成电路 技术和表面组装技术(SMT)的基础上发展起来的新一代电子组装技术。多芯片组 件(MCM)就是当前微组装技术的代表产品。它将多个集成电路芯片和其他片式元 器件组装在一块高密度多层互连基板上，然后封装在外壳内，是电路组件功能实 现系统级的基础。CSP的出现解决了KGD问题，CSP不但具有裸芯片的优点，还 可象普通芯片一样进行测试老化筛选，使MCM 的成品率才有保证，大大促进了 MCM的发展和推广应用。目前MCM已经成功地用于大型通用计算机和超级巨型 机中，今后将用于工作站、个人计算机、医用电子设备和汽车电子设备等领域。

4.结束语 从以上介绍可以看出，微电子封装，特别是BGA、CSP、SIP、3D、 MCM 等先进封装对SMT的影响是积极的，当前更有利于SMT的发展，将来也会 随着基板技术的提高，新工艺、新材料、新技术、新方法的不断出现，促进SMT 向更高水平发展。

[科]微电子封装技术论文范文篇二 埋置型叠层微系统封装技术 摘要：包含微机电系统(MEMs)混合元器件的埋置型叠层封装，此封 装工艺为目前用于微电子封装的挠曲基板上芯片(c0F)工艺的衍生物。cOF是一种 高性能、多芯片封装工艺技术，在此封装中把芯片包入模塑塑料基板中，通过在 元器件上形成的薄膜结构构成互连。研究的激光融除工艺能够使所选择的cOF叠 层区域有效融除，而对封装的MBMs器件影响最小。对用于标准的c0F工艺的融 除程序进行分析和特征描述，以便设计一种新的对裸露的MEMs器件热损坏的潜 在性最小的程序。cOF/MEMs封装技术非常适合于诸如微光学及无线射频器件等 很多微系统封装的应用。关键词：挠曲基板上芯片;微电子机械系统：微系统封 装 1、引言 微电子机械系统(MEMS)从航空体系到家用电器提供了非常有潜在性 的广阔的应用范围，与功能等效的宏观级系统相比，在微米级构建电子机械系统 的能力形成了在尺寸、重量和功耗方面极度地缩小。保持MEMS微型化的潜在性 的关键之一就是高级封装技术。如果微系统封装不好或不能有效地与微电子集成 化，那么MEMS的很多优点就会丧失。采用功能上和物理上集成MEMS与微电子 学的方法有效地封装微系统是一种具有挑战性的任务。由于MEMS和传统的微电 子工艺处理存在差异，在相同的工艺中装配MEMS和微电子是复杂的。例如，大 多数MEMS器件需要移除淀积层以便释放或形成机械结构，通常用于移除淀积材 料的这些工艺对互补金属氧化物半导体(CMOS)或别的微电子工艺来说是具有破 坏性的。很多MEMS工艺也采用高温退火以便降低结构层中的残余材料应力。典 型状况下退火温度大约为1000℃，这在CMOS器件中导致不受欢迎的残余物扩散， 并可熔化低温导体诸如通常用于微电子处理中的铝。

缓和这些MEMS微电子集成及封装问题的一种选择方案就是使用封 装叠层理念。叠层或埋置芯片工艺已成功地应用于微电子封装。在基板中埋置芯 片考虑当高性能的内芯片互连提供等同于单片集成的电连接时，保护微电子芯片 免受MEMS环境影响。埋置型芯片封装尤其适合于微系统封装诸如元器件必须裸 露于外部环境中的微光学器件或天线等。已证明的几种MEMS封装方法，考虑到埋置型MEMS封装，这些方法 在实际封装安装或创造适合于MEMS环境的模块装配期间，采用微电机技术。本 文中描述的埋置型叠层封装方法不同于扩展现存的多芯片及微电子封装工艺。当 允许与微电子高性能集成时，创造适合于MEMS的模块。MEMS埋置型叠层工艺 是为微电子封装研发的挠曲基板上芯片封装的衍生物。使用COF初始的可行性已 证明，那些结果突出了更进一步研究使MEMS器件损坏最小化的工艺的需要。

2、COF/MEMS封装工艺 在基本的COF工艺中，当芯片被埋置于如图1所示的塑料基板中时， 通过布图的叠层完成电互连。COF互连叠层在芯片粘附之前预装配，叠层的底层 通常为聚酰亚胺薄膜，叠层的顶层也可为聚酰亚胺薄膜。铜用于使预装配叠层金 属化，采用聚酰亚胺或热塑胶粘剂在COF叠层上面朝下粘附芯片，把芯片压焊到 叠层上之后，使用塑料模塑成形工艺诸如传递、压缩或注射模塑在元器件周围形 成基板，在基板模塑期间模块温度不超过210℃。

下一步工艺就是芯片与叠层进行电连接，穿过叠层到元器件焊盘，通 过激光钻通通路完成电连接。接着为了形成电互连，把Ti/Cu金属化进行溅射并 布图，依据目标应用采用不同类型的顶层金属化。对MEMS封装而言，通过增加 额外的激光融除步骤允许物理通路到MEMS器件(如图1)来增加COF工艺。也要进 行附加的等离子蚀刻使在裸露窗口中积累的聚酰亚胺残余物最小化。接着在COF 叠层移去之后把裸露的MEMS器件释放。

3、改进coF/MEMS激光融除工艺 在初始封装分析阶段发现的最严重的问题就是由于激光融除过度的 加热造成的MEMS器件翘曲或失效。最易受过热影响的器件是到基板通路的热损 耗弱的长、薄结构的器件，诸如热驱动器。另外，MEMS芯片的材料特性也可促 成热损坏问题。在350nm状况用连续的氩离子激光完成COF激光融除。由于与融 除有关的热问题较少，短脉冲、高瞬时功率激光是较好的。然而，在标准的COF 工艺中采用的氩离子激光的使用授权对成本和设备进行限制。在350nm状况下氩 离子激光特别会损坏多晶硅试验器件，因为它们实际上吸收那个波长的所有的入 射的激光能量。再者，MEMS芯片上未覆盖的顶部多晶硅层特别对热损坏易受影 响，因为在融除期间它是直接裸露于激光束的。

3.1、叠层融除概述如前所述，采用350nm状况下连续不断的氩激光运作完成COF工艺中 的激光融除。激光的半功率射束宽度(HPWB)标称为9μm。如图2示出了在融除期 间使用的激光扫描图案。对每个通路而言，在6～12 mm对幅中穿过模块表面进 行激光扫描，当认为激光束影响模块表面时，使用快门控制。

在交叉通路的末端，使激光正交步进并颠倒过程使另一通路穿过模块。

正交步进的数量决定通路之间的重叠数。使用重叠来改进融除的均匀性。由于功 率仅为中心激光束的一半，因此在激光束边缘融除较少的聚酰亚胺薄膜单个通路 之后，聚酰亚胺薄膜融除的深度是不一致的。选择不是太大或不是太小的重叠是 关键的，是在先前通路上得不到足够功率的融除区域的又一机会。大的重叠可产 生大量的融除而不足够的重叠将产生不能融除的材料保留于模块上。图3示出了 一排留在大块微机电MEMS芯片上的叠层材料。通路问的重叠太小不能认为融除 是良好的一致性。扫描率在决定融除工艺特征方面是又一关键性因素，慢扫描率 考虑更多的目标时间，将融除更多材料，采用较快的扫描率清除残留的聚酰亚胺 薄膜或使过热的目标区域的危险性最小化。

3.2、叠层融除特性 为了测量并分析激光融除工艺，对几个COF封装样品进行测试，由于 在实验室激光是设定的，只有限定数目的扫描率是可用的，因此选择 150Hz(1350μm/s)作为融除大量材料的扫描率，选择600Hz(5400μm/s)用于抛光融 除，清除大量融除后残余材料，只有两个变量参数为通路问的叠层和功率等级。

通路问的叠层是调研的第一量，采用改变的叠层融除试验样品来决定哪个叠层将 提供最大的一致性。对试验样品的分析表明相邻通路中心之间的间距为3μm，提 供最均匀的融除覆盖，在随后的试验中使用此间距来确定融除深度对激光功率变 换的敏感性。

下一步就是测量与功率级有函数关系的融除深度，对此试验采用有 60μm厚的叠层COF封装样品。当大量融除的激光功率从1～4W变换，融除抛光 的功率从1～5W变换时，在试验样品的叠层中融除窗口。伴随特定功率级每个通 路，用表面光度仪测量叠层融除的深度。图4示出了这些试验的结果。

3.3、改进的叠层融除工序的研究 描述了激光融除工艺特征之后，对改进的融除进行调研。首先对显示MEMS器件损坏的COF/MEMS模块采用1.6W功率进行融除，然而直到激光进入 埋置芯片几个微米之内时，功率才下降，因此对采用较低激光功率的新的融除程 序和移去叠层的替代法进行研究和开发。

较低功率融除的第一次尝试没有成功，把激光功率设定到1W，希望 只是降低功率会降低MEMS器件损坏的潜在性。然而，在1W(150Hz)状况下融除 是缓慢的，并且在几个通路之后出现了过度的残余物，产生了不受欢迎的副作用。

再者，残余物开始变硬，对融除造成了困难，不能用O 2或CF 4/O 2等离子蚀刻 移除。

下一个程序就是结合高功率融除移去大部分的叠层，接着当融除继续 到更接近芯片时降低功率采用2W(150Hz)的功率融除COF/MEMS模块，直到剩下 的材料不到10μm。采用3W(600Hz)的融除抛光来移除剩余材料。

此程序比移去大部分叠层的先前的尝试效果更好，并且残余物不变硬， 但融除抛光不能彻底移去大量融除后剩下的接近10μm的残余物。虽然采用(CF 4/O 2)的4小时的等离子灰来除去残余叠层物，但是当除去残余物时，等离子灰循 环太长引起了在整个模块上方叠层的分层现象，也开始蚀刻MEMS芯片上裸露的 多晶硅。

把实际降低融除诱发损坏方案与前面两次尝试相结合，第一次尝试失 败，原因在于1W的功率不能足够融除电介质残余物变硬前的材料。第二程序失 败，是由于融除抛光和等离子灰移除之后剩下大量的材料。第三程序的成功是由 于采用了三步融除并伴随短的等离子灰移除，高压水擦洗有助于使每个步骤后剩 下的残余物最小化，从而使硬化的可能性最小化，此程序的步骤如表1所示。

第一次融除步骤的目的是移除足够的叠层考虑使用设定的低功率，在 2W(150Hz)状况下用3个通路完成这一步骤，该步骤移除了第一层聚酰亚胺薄膜 和内层胶粘剂(约30μm)。第二融除步骤在1W状况下包括5～7通路，此步骤融除 底部聚酰亚胺薄膜(约25μm)，并留下仅仅较低的胶粘剂层通过融除抛光移除。融 除抛光(6个通路，3W,600Hz)清除大部分残余物电介质和胶粘剂。

融除之后，使用等离子灰和高压水擦洗，在低功率融除状况下从第二 次尝试得到的积极的教训之一就是短的(小于90分钟)等离子灰(CF 4/O 2)在除去 融除抛光后留下的残余物方面是非常有效的。采用低压(约1乇)使封装芯片上氮 化物或氧化物蚀刻最小化，最后步骤就是高压水擦洗，为的是除去任何不能保留于MEMS芯片表面上的硅石残余物，在每个融除步骤后也要使用高压擦洗。

3.4、二氧化硅层的热保护 在COF封装之前，把MEMS芯片用保护性二氧化硅涂层覆盖，通过激 光融除使其上方区域裸露，初始采用300nm到1μm厚的保护性氧化物使裸露表面 诸如反射微镜盘上的残余物最小化。保护性氧化物涂层意外的益处之一就是降低 了MEMS器件对激光融除的易损性，即使在1.6W状况下进行融除，氧化物涂层 区域中的MEMS器件显示出较少的激光加热损坏的证据。降低损坏最可能的原因 是通过氧化物层提供了热隔离。

COF/MEMS工艺中融除首要的是光热现象。采用高于1ms脉宽的聚酰 亚胺的紫外激光融除已表明是首要的光热反应现象。在COF/MEMS工艺中采用 的激光脉宽可确定为激光束的HPBW覆盖表面上点的时间量。通过此定义，大量 融除和融除抛光步骤的脉宽依次为6.67ms和1.67ms，这显示出光热融除是可预料 的。

在350nm聚酰亚胺薄膜的光热融除的温度阈值的最小值为850℃，理 论化的聚酰亚胺薄膜的最佳的光热融除发生的温度为1100～1500℃。结果，接近 聚酰亚胺薄膜融除的任何材料，诸如埋置型MEMS芯片，使经受至少850℃的热 源，可能高达1500℃，这一数值的温度最易导致多晶硅结构中的失效发生。

二氧化硅的热传导率为1.0～1.4WK -lm -1，大大低于硅的热传导率 160WK -lm -1或多晶硅的热传导率30WK -lm -1。溅射或旋涂玻璃(SOG)氧化物保 护层的存在对保护采用顶部多晶硅层的MEMS结构是特别重要的，因为这些器件 裸露在表面，否则对融除的热效果没有绝缘作用。

3.5、采用改进的叠层融除协议的结果 改进的融除方案的使用非常成功，图5示出了在COF/MEMS模块中含 有一对扫描微镜窗口的融除工艺。图5描绘了(a)2W，(b)1W，(c)3W融除抛光和 (d)(CF 4/O 2)等离子灰之后融除的状况。注意到伴随等离子灰在表面现象的情况， 使用与等离子清洗有联系的改进的融除方案极大地降低了试验芯片上激光诱发 损坏现象的发生。再者，二氧化硅保护层的使用极大地降低了残余物并且有助于 MEMS器件的额外热绝缘的形成。图6示出了经试验发现的封装和组装的扫描微 镜，与未封装的控制芯片上相同器件具有相同的运作特性。4、应用 COF/MEMS工艺拥有部分富有吸引力的MEMS和电子封装的特征。

由于采用了直接金属化，芯片互连具有极低的寄生电容和电感。使用的三维封装 技术，实际上是把焊盘定位于芯片上任何地方的能力，以及从很多装配技术主宰 芯片的能力。当COF/MEMS工艺不能主导每一种类的MEMS器件，存在宽范围 的器件诸如微光学器件、RFMEMS、以及微流体器件是适用于此工艺的。成本 是此封装工艺的限制之一，为了降低COF工艺的成本需做出极大的努力，对应用 于诸如军品及航天电子领域而言，要求其具有独特的性能，主要采用此封装替代 品。在本文中证明的MEMS封装技术增加的步骤，不能显著地增加到每个模块的 总成本上，由于所做的每个努力是使用本地化的现存的COF工艺的设备和工艺。

再者，在文中包含的埋置型叠层理念可通过适于特定能力的折中成本的别的方法 实现。

如前所述，COF/MEMS封装最先实际应用之一就是用于主导微光学 器件。活塞微镜的COF/MEMS封装技术是特别有吸引力的，原因是这些器件在 释放之后不需要装配。因此，主要的要求就是提供微镜的光存取，并在电学方面 集成微镜和控制电路。图7示出了COF/MEMS微镜组装设计，通过采用在镜芯片 下方放置微控制器的三维理念可获得更小型化的封装。如图7所示，小的镜阵列 (5×5)被成功地封装并在包含简单微电子驱动电路的COF/MEMS模块中运作。含 有较大阵列的封装合并全功能微镜控制器芯片。COF/MEMS封装的别的应用包 括埋置型RF天线和开关阵列，与活塞微镜一样，很多RFMEMS器件在释放后不 需要组装并与COF/MEMS封装技术工艺非常兼容。在COF/MEMS封装中埋置RF MEMS开关和天线将促进微波系统结构的小型化。

5、结束语 本文论述了适于封装微电子机械系统(MEMS)的挠曲基板上芯片 (COF)封装工艺，对降低由于激光融除对MEMS器件损坏的潜在性理论也进行了 讨论并付诸实施。通过采用具有等离子清洗和高压水擦洗的变换的激光融除功率 等级，可提供有效除去COF叠层的方法而不损坏埋置型MEMS器件。另外，发现 使用热绝缘层可提供免受激光相关热损坏的额外保护。采用COF/MEMS工艺可 成功地封装与微镜和微电子驱动电路合并于一起的简单的微系统。看了“微电子封装技术论文范文”的人还看：
1.微电子封装技术论文 2.传感器技术论文范文 3.半导体制冷技术论文 4.电子对抗技术论文 5.电子科技论文范文