相关热词搜索：
嵌入式微处理器MCF5249及其应用
嵌入式微处理器MCF5249及其应用 关键词：MCF5249；嵌入式微处理器；
JPEG １ 概述 ＭＣＦ５２４９是ｍｏｔｏｒｏｌａ公司推出的３２位嵌入式微处理器， 该器件以ＣｏｌｄＦｉｒｅ ３２ 位微处理机体系结构为基础，并带有９６ｋＢ 的片内ＳＲＡＭ、８ｋＢ 指令高速缓存、两个独立ＵＡＲＴ 和１６ 位定时器 以及一个ＰＬＬ 时钟，同时还带有软件监视时钟、ＧＰＩＯ 线路、两个Ｉ２Ｃ 接口、ＱＳＰＩ口、４通道ＤＭＡ和一个非粘合性ＳＤＲＡＭ 控制器。此外， 该器件还集成了一个１２位ＤＡＣ和一个增强型累积乘法 ＥＭＡＣ 单元，可 用来为音频和其它应用提供快速运算和信号处理所需的ＤＳＰ 功能。ＭＣＦ５ ２４９的最高工作频率为１４０ＭＨｚ，性能可达１２５Ｄｈｒｙｓｔｏｎｅ ２．１ ＭＩＰＳ，而功耗仅为每兆赫１．３ｍＷ。因而可广泛用于音频设备、 成像、生物统计学和工业控制等领域。
２ 性能特点及引脚说明 ＭＣＦ５２４９内含Ｖ２ ＣｏｌｄＦｉｒｅ 处理器核、９６ｋＢ 静态 ＳＲＡＭ、８ｋＢ 指令缓存、ＥＭＡＣ增强型累积乘法单元、２ 个独立的通用 异步收发器 ＵＡＲＴｓ 、２ 个独立的１６ 位定时器、两个独立的Ｉ２Ｃ 接 口、以及１６－ｂｉｔ宽度的四通道的ＳＤＲＡＭ控制器等模块，另外ＭＣＦ５ ２４９还集成了ＰＬＬ和软件看门狗 Ｓｏｆｔｗａｒｅ ｗａｔｃｈｄｏｇ 、 数字音频传输和接收口（符合ＩＥＣ９５８音频协议）及ＩＤＥ和ＳｍａｒｔＭ ｅｄｉａ接口等。图１所示是ＭＣＦ５２４９的主要功能框图。
ＭＣＦ５２４９能够支持ＣＤ－ＲＯＭ和ＣＤ－ＲＯＭ ＸＡ块编码和解 码功能，并具有４个可编程选择的后台实时处理Ｄｅｂｕｇ模块。
图1 ＭＣＦ５２４９芯片的内核电压为１．８Ｖ，Ｉ／Ｏ电压为３．３Ｖ，具有 １６０脚ＭＡＰＢＧＡ（１４０ＭＨｚ的最高频率）和１４４脚ＱＦＰ（１２０ ＭＨｚ的最高频率）两种封装形式。其中１６０脚的ＭＣＦ５２４９比１４４脚 增加了ＱＳＰＩ ＣＳ１等功能管脚.２．１ 采用ＭＣＦ５２４９构成的网络相机 基于ＭＣＦ５２４９的上述功能，笔者设计了一种能够对采集到的图像进 行实时网络传输的嵌入式相机系统。如图３所示 它由图像传感器、帧存储器、 网络控制器、键盘、显示模块等部分组成。其中图像传感器采用ＯＭＮＩＶＩＳ ＩＯＮ公司的ＯＶ９６２０高分辨率ＣＭＯＳ图像传感器。该传感器具有１２８ ０×１０２４的分辨率和１０２４等级的色度信息。最高拍摄速度可达每秒十五 帧。ＯＶ９６２０的控制端口与ＭＣＦ５２４９的Ｉ２Ｃ口直接相连。为了使输 出的图像数据方便地同帧存储器相连，笔者设计时只用了高八位数据。帧存储器 采用ＩＳＳＩ公司的１８Ｍｂｉｔ存储器ＩＳ６１ＬＰＤ１０２４１８Ａ。该存 储器的数据读取速率为７ｎｓ，且控制简单，易于使用。设置存储器是由于像素 的速率与ＭＣＦ５２４９的速率不匹配，而用其起缓存作用的。网络控制器选用 ＤＡＶＩＣＯＭ公司的ＤＭ９０００快速以太网控制处理器，该处理器配备有标 准１０Ｍ以太网接口，包括ＭＡＣ和ＰＨＹ。物理层支持以太网接口协议。由于 数据有时是以猝发形式收到的，因此，ＤＭ９０００还集成有接收缓冲区，以便 在接收到数据时能把数据放到这个缓冲区中，然后由数据链路层直接从该缓冲区 里取走数据。链路层通常包括操作系统中的设备驱动程序和计算机中对应的网络 接口卡，它们一起处理与电缆的物理接口细节数据，它的缓冲区可用来暂时存储 要发送或接收的帧。ＭＣＦ５２４９在使用时还需辅以４Ｍ×１６位数据宽度的 ＳＤＲＡＭ和４ＭＢ的在线可擦除ＦＬＡＳＨ ＭＸ２９ＬＶ１６０ＢＴＣ。
该系统工作时，首先通过ＦＬＡＳＨ自动加载操作系统，然后由系统控制 ＭＣＦ５２４９的Ｉ２Ｃ接口以控制传感器曝光并将一帧图像写入ＳＲＡＭ。采 集结束后，ＭＣＦ５２４９通过ＧＰＩＯ口读入像素数据，并通过内部嵌入的Ｊ ＰＥＧ图像压缩编码模块将其转换成易于网络传输的低数据量图像数据流，然后 输出给ＤＭ９０００网络控制器，最后传输至网络。
针对不同要求，可将该相机的图像分辨率分为３２０×２４０、６４０× ４８０、１０２４×７６９三种等级，不同等级分辨率对应的图像处理速度分别 为１５ｆｐｓ（ｆｒａｍｅ ｐｅｒ ｓｅｃｏｎｄ） 、１０ｆｐｓ、３ｆｐｓ。
图２所示是该系统的总体框架。其中的显示模块采用６９６３系列１２８×６４ 的ＬＣＤ，主要用来显示系统时钟、系统状态以及卡的ＩＤ号等。
４ 结束语在采用ＭＣＦ５２４９设计网络图像传输系统时，还应注意以下几点：
（１） 合理的地层和电源层隔离 建议使用较为完整的一个ＰＬＡＮＥ 作为地层，如果存在多个“地”（例 如：数字地，模拟地，保护地等），则应在同一个地层上适当分割。其电源层也 应与之类似。此外，还应当注意低噪声电路部分电源和高噪声电路部分电源的隔 离或滤波。
（２） 合理的去耦电容排布 在电源进线端，各个数字芯片电源引脚的附近一般都分布有适当的去耦电 容。设计时应使之与核心板隔离，同时还应在各个端口使用适当的输入输出缓冲。
