相关热词搜索：
高速数据采集系统中高速缓存和海量缓存的实现
高速数据采集系统中高速缓存和海量缓存的实现 1 引言 高速数据采集系统目前已在雷达、声纳、软件无线电、瞬态信号测试等领 域得到广泛应用。它的关键技术是高速ADC技术、数据存储与传输技术和抗干扰 技术。本文在分析了高速多通道数据采集系统中存储子系统的性能要求和设计方 案的基础上,提出了高速缓存和海量缓存方案,并将该方案成功地应用于DSP多通 道超声信号采集与处理系统中。对高速多通道采样数据存储的性能要求:一是高速性,现在高速数据采集中 所用的ADC已达到几十甚至几百MSPS的水平,这就要求采样数据存储器的速度 也要与之匹配,也就是采用高速缓存;二是大容量,其原因是多通道高速数据采集 会产生巨大的数据流。一个4通道40MHz采样率16位精度数据采集板并行采样 0.1s将产生32MB的数据量,所以,通常需要海量缓存来存储采样数据。
2 高速缓存的实现 通常构成高速缓存的方案有三种: 第一种是FIFO(先进先出)方式。FIFO存储器就象数据管道一样,数据从管 道的一头流入、从另一头流出,先进入的数据先流出。FIFO具有两套数据线而无 地址线,可在其一端写操作而在另一端读操作,数据在其中顺序移动,因而能够达 到很高的传输速度和效率,且由于省去了地址线而有利于PCB板布线。缺点是只 能顺序读写数据,因而显得比较呆板,而且大容量的高速FIFO非常昂贵;
第二种是双口RAM方式。双口RAM具有两套独立的数据、地址和控制总 线,因而可从两个端口同时读写而互不干扰,并可将采样数据从一个端口写入而由 DSP从另一个端口读出。双口RAM也能达到很高的传输速度,并且具有随机存取 的优点,缺点是大容量的高速双口RAM很难得且价格昂贵;
第三种是高速SRAM切换方式。高速SRAM只有一套数据、地址和控制总 线,可通过三态缓冲门分别接到A/D转换器和DSP上。当A/D采样时,SRAM由三态 门切换到A/D转换器一侧,以使采样数据写入其中。当A/D采样结束后,SRAM再由 三态门切换到DSP一侧以便DSP进行读写。这种方式的优点是SRAM可随机存取, 同时较大容量的高速SRAM容易得到且价格适中,缺点是切换控制电路比较复杂,且只能由A/D转换器和DSP分时读写。
综合考虑以上三种高速缓存方案的性能、价格和实现方便性后,笔者选用 第三种方案(即高速SRAM切换方式)来构成A/D采样高速缓存。系统的采样与存 储部分的原理框图如图1所示。
图1中,SRAM选用IS61LV25616-10T,容量为256k×16bit,访问速度为10ns,使 用两片即可构成256k×32bit的高速缓存。当一轮采样开始时,DSP发出触发信号给 CPLD,后者对50MHz晶振时钟二分频后得到25MHz采样时钟提供给4路A/D转换 器AD9225,同时对4路超声信号进行25MHz、12bit的A/D转换。转换结果分成两个 完全一样的数据通道进行处理,每个数据通道处理两路A/D转换结果,每个数据通 道包含一片FPGA(现场可编程门阵列)、一片SRAM及其后的数据三态门等电路。
FPGA可接收两路A/D转换结果并在其内部进行复用,以将其变成一路50MHz、 12bit的数据流送入IS61LV25616缓存。FPGA完成数据通道复用的原理如图2所示。
FPGA选用EP1K50,它的逻辑门数为5万门,内含10个EAB(嵌入阵列块)。每 个EAB实际上是4kbit的RAM,可以用来构造FIFO、双口RAM等。本系统应用两块 EAB构成了两个256×16bit的FIFO,因而可将两路A/D转换结果分别送入两个FIFO, 然后在FPGA的输出端将两个FIFO中的数据交替地读出写入IS61LV25616,每个 FIFO每次读出128个采样数据。A/D转换器的输出为12位数据,而FPGA的片内 FIFO和片外IS61LV25616的数据字宽都为16位。在存储、传送时,将高4位补0即 可。两路A/D采样速度都为25MHz,复用后输出的速率为50MHz,这个速度对于 IS61LV25616和EP1K50都是完全可以达到的。FPGA的作用除了构造FIFO以实现 数据通道复用外,还可以作为协处理器由板上DSP控制来进行一些简单高效的数 据预处理(如插值 除了FPGA外,系统还采用了一片CPLD(复杂可编程逻辑器件)来控制采样。
前者主要用于数据通道对A/D采样结果进行缓冲复用以及预处理,后者则负责产 生A/D采样时钟以及作为地址计数器产生地址并提供给两片IS61LV25616以便存 入A/D采样结果等。CPLD不象FPGA那样能完成较复杂的逻辑功能和信号处理算 法,但是它具有更高的速度,且管脚到管脚具有固定一致的时延,因而在设计调试 时容易获得简单可靠的定时关系,适于实现高速计数器、触发器、译码器等定时 要求比较严格的场合。本系统使用MAX7128AE来控制采样,其可实现的功能如图 3所示。
MAX7128AE可用于实现两个18位地址计数器,它具有地址总线开关切换功能,在A/D采样期间能以25 MHz的频率进行地址计数以作为高速缓存的地址线。
当一轮A/D采样结束后,系统可将高速缓存的地址总线切换到DSP的地址总线,然 后由DSP读取高速缓存中的A/D转换结果并进行处理。高速缓存IS61LV25616的 数据总线一方面连到FPGA以便在采样期间接受复用的A/D转换结果;一方面则通 过三态门连到DSP的数据总线以便在采样结束后由DSP读取采样数据。
3 海量缓存的设计实现 本系统使用了两片256k×16bit容量的SRAM作为高速缓存,系统中的4个通 道可同时存储每通道128k点采样数据。在25MHz的采样频率下,一次可采集存储 5ms多的波形数据。对于超声信号的单次发射/接收来说,这种采样时间长度已经 足够了,但是对于多批次采样数据的存储就比较困难了。若要通过PCI总线、USB 接口等快速通讯方式将采样数据传到主机进行处理或存入硬盘,则应满足实时传 输采样数据所需要的巨大总线带宽。以25MHz、12bit采样精度为例,4个通道同时 采样将产生150MB/s的数据流,这对于任何总线来说都难以做到。解决的办法是在 数据采集板上采用DSP对采集的数据进行预处理,以使处理后的数据量大大减少, 然后再上传给主机以减轻总线传输压力和主机处理负担,从而避免数据通讯瓶颈。
这种由板上DSP执行计算密集型任务并由上位主机进行调度管理的分布式处理 机制可广泛用于许多高速数据采集与处理系统中。而为板上DSP配备大容量内存 来作为它的程序和数据存储器是十分必要的。考虑到本系统所用DSP的结构特点 和大容量采样数据的存储需要,笔者选用SDRAM作为板上海量内存。
系统中的DSP为Analog Devices公司的ADSP-21065L,这是一款性价比很高 的32位浮点DSP。其峰值浮点运算速度为180M FLOPS,片内带有68kB的RAM,可 用于程序或数据内存,片外数据总线为32位,片外地址总线为24位,具有4个片选信 号输出,每个片选信号的寻址空间可达64MB,另外,它还具有多个高速同步串口以 及强大的DMA功能。而最有特色的一点是其内部集成了一个SDRAM控制器,因 此能够直接驱动外部SDRAM。通常SDRAM的控制是比较复杂的,需要按时序规 定驱动它的行、列选通线并分时提供行、列地址,另外还要定时刷新。一般是由 专门的SDRAM控制器对其操作,或采用FP-GA设计SDRAM控制器,但这都会增大 系统的复杂度。而ADSP-21065L能直接驱动和控制片外SDRAM,使用时只要在程 序中设置好相关的寄存器,然后用一条指令启动SDRAM的上电时序即可。此后程 序对SDRAM的访问操作都是透明的,可象访问普通片外SRAM一样访问它,因此 非常方便,故可使用大容量(可达64MB)高速廉价的SDRAM芯片作为 ADSP-21065L的海量片外存储器。本系统使用两片4M×16bit的SDRAM芯片HY57V641620来构成16MB的海量缓存(参见图1)。这样,16MB的存储容量如果都 用来转存采样数据的话,可以存储4个通道同时采集的2M点数据,在25MHz的采样 率下可达到0.08s的总记录时间,这对于本系统而言已经足够了。而且通过选用更 大容量的SDRAM芯片还可方便地将海量缓存的容量扩充到32MB、64MB。
为了将多次A/D采样数据从高速缓存转送 ADSP内部开设有1k×32bit的RAM块构成中转区,可利用外部口DMA通道0 进行A/D高速缓存到片内RAM的DMA传输,同时利用外部口DMA通道1来进行片 内RAM区到海量缓存SDRAM的DMA传输。在60MHz的ADSP主频下,前者的 DMA传输速度可达120MB/s,后者的DMA传输速度可达240MB/s。当外部口DMA 通道0完成一次传输后,系统将启动外部口DMA通道1的DMA传输;而当后者的 DMA传输完成后熛低辰再次启动前者的DMA传输。如此循环下去,直至A/D高速 缓存中的1MB采样数据都倒入SDRAM海量缓存为止,该过程大约需要13.1ms。
4 结论与改进 通过对高速数据采集系统中几种A/D采样高速缓存的实现方案进行对比 分析,结合本系统的结构特点和性能要求,采用SRAM作为A/D高速缓存所构成的 采集系统具有速度高、容量大、控制方便、价格适中等优点。选用高速、大容量、 低价格的SDRAM作为海量缓存则可通过其外部口DMA通道将高速缓存中的采 样数据倒入海量缓存。这种设计使系统的A/D采样存储兼具高速和海量的优点, 同时具有很高的性能价格比。而其尚存的不足之处是:ADSP和A/D转换器通过切 换总线方式分时访问高速缓存在一定程度上影响了系统的实时性。作为改进措施 可以引入双体存储交替访问的方案,即再增加两片IS61LV25616做成一组高速缓 存以和已有的两片IS61LV25616构成双体存储区。由于该方式中的ADSP和A/D 转换器以乒乓方式交替访问这两组缓存,因此,ADSP和A/D转换器能并行工作而 无需互相等待,从而提高系统的实时性。
